三星发布了速率为9.8Gbps的HBM3E内存样品，计划于2025年推出HBM4

今日不肯埋头，明日何以抬头！每日一句努力自己的话哈哈~哈喽，今天我将给大家带来一篇《三星发布了速率为9.8Gbps的HBM3E内存样品，计划于2025年推出HBM4》，主要内容是讲解等等，感兴趣的朋友可以收藏或者有更好的建议在评论提出，我都会认真看的！大家一起进步，一起学习！

本站 10 月 12 日消息，据三星官方博客消息，面向高性能计算（HPC）的 HBM 内存迎来新进展，将开发 9.8Gbps 的 HBM3E 产品，已开始向客户提供样品。

此外，HBM4 内存以 2025 年为目标正在开发中，为了适用于该产品，正在准备针对高温热特性优化的 NCF 组装技术和 HCB 技术。

本站注：NCF（Non-conductive Film，非导电薄膜）：用于保护积层芯片之间的固态接头（Solder joint）免受绝缘和机械冲击的聚合物层（Polymer layer）。

HCB（混合粘接）是一种新一代的粘接技术，它采用铜（导体）和氧化膜（绝缘体）进行粘接，而不是传统的焊接方式

今年年初，三星 AVP（高级封装）业务团队成立，以加强尖端封装技术并最大限度地发挥业务部门之间的协同作用。三星计划与 HBM 一起提供尖端定制封装服务，包括 2.5 维和 3 维尖端封装解决方案。

三星表示，用于人工智能服务的高端中央处理器需要拥有100个以上的核心，并且每个核心都需要具备足够的内存。此外，为了在有限的封装空间中加载更多容量，最小化动态随机存取存储器（DRAM）单芯片的尺寸的工艺技术，以及在外形尺寸内正确放置组件并确保按照规格运行的设计技术也非常重要

三星上个月发布了32Gb DDR5 DRAM内存。通过相同封装尺寸的架构改进，实现了16Gb DRAM容量的两倍，无需使用TSV工艺即可制造128GB模块。三星表示，这一创新使得成本降低、生产率提高成为可能，同时功耗也降低了10%

TSV（Through Silicon Via，硅通孔）：一种封装技术，可以使芯片变薄，钻出数百个小孔，并连接垂直穿过顶部和底部芯片中的孔的电极。

三星官方在博客最后表示，未来将继续克服技术限制，开发出多种世界上前所未有的内存解决方案产品。特别是三星计划基于 10 纳米以下工艺，开发 AI 时代的超高性能、超高容量、超低功耗的存储器产品，并号称“将是 DRAM 市场的一个重大拐点”。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，本站所有文章均包含本声明。

今天带大家了解了的相关知识，希望对你有所帮助；关于科技周边的技术知识我们会一点点深入介绍，欢迎大家关注golang学习网公众号，一起学习编程~