三星1C纳米DRAM良率提升，设计优化关键

大家好，我们又见面了啊~本文《三星1C纳米DRAM良率提升，设计优化成关键》的内容中将会涉及到等等。如果你正在学习科技周边相关知识，欢迎关注我，以后会给大家带来更多科技周边相关文章，希望我们能一起进步！下面就开始本文的正式内容~

6 月 24 日消息，据韩国媒体 SEDaily 当地时间本月 19 日的报道以及另一家韩媒 MK 今日的报道，三星电子第六代 10 纳米级（注：即 1c nm）DRAM 内存制造工艺，在设计优化等因素推动下，良率实现了显著提升。

SEDaily 报道指出，三星去年在 1c nm 内存上的良率尚不足 30%，而今年五月份进行的性能测试中，良率已上升至 50%~70%；MK 则提到了近期良率已超过 60% 的数据。

两家媒体均表示，此次良率大幅提升主要得益于重大的设计调整，尽管这种改动可能会导致量产时间有所推迟，但在技术上取得了明显的进步。

由于在 HBM 市场上的失利，三星电子在今年第一季度将 DRAM 内存营收冠军的位置让给了 SK 海力士。考虑到三星即将推出的 HBM4 内存正是基于 1c nm 工艺，该技术良率的改善有望为三星的重新崛起提供有力支撑。

今天关于《三星1C纳米DRAM良率提升，设计优化关键》的内容就介绍到这里了，是不是学起来一目了然！想要了解更多关于三星,设计优化,1c纳米DRAM,良率提升的内容请关注golang学习网公众号！